AMD下一代基于Zen 6的服务器产品规格曝光。Venice是AMD当前Turin服务器产品的继任者，据称将配备多达256个基于Zen 6c设计的核心，暗示总共拥有1GB的三级缓存，而且这还不包括任何额外的3D缓存芯片。

自AMD确认其第六代EPYC Venice CPU平台将是首批采用台积电最新2纳米工艺技术的芯片以来，有关这些平台的报道逐渐增多。这些芯片的初步细节自2022年以来就已经存在，2023年又分享了更多信息，因此已经有相当一部分内容被公开，现在，我们从新的泄露中获得了更多数据。

AMD当前一代基于Zen 5的服务器EPYC 9005 CPU，代号为Turin，采用SP5插槽，类似于使用Zen 4核心的EPYC 9004（Genoa），采用了类似于Arm的big.LITTLE设计。AMD还推出了这些CPU的更密集的Zen 4c/5c核心版本，Turin Dense最多可达到192个核心/384个线程。同样，AMD还提供了更具成本效益的SP6插槽，目前支持AMD的EPYC 8004（Siena）产品，最多可支持64个Zen 4c核心，据传也与推测中的基于Zen 5的EPYC 8005（Sorano）系列兼容。

据传AMD将为其下一代服务器产品推出新的SP7和SP8插槽，分别取代SP5和SP6。较大的SP7平台预计将容纳EPYC 9006（Venice）CPU，据称其拥有多达256个Zen 6c核心，分布在8个CCD（计算芯片）上。这意味着每个32核的Zen 6c CCD，据称还配备了128MB的三级缓存，总共为256核芯片提供1GB的三级缓存（128MB×8）。

尽管标准Zen 6基础的Venice CPU在SP7上的最高核心数量尚不清楚，但泄露的信息表明CCD设计有显著更新。每个Zen 6 CCD据称携带12个核心和48MB的三级缓存，这比自Zen 2以来的8个核心和32MB有了显著增加。

低成本的SP8平台据称将支持4个32核Zen 6c CCD，总共128个核心和512MB的总三级缓存。这比Siena甚至可能比Sorano都有显著提升。SP8上的标准Zen 6选项预计将提供96个核心（8个12核芯片）和384MB的三级缓存。这种核心密度的显著提升很可能是采用了台积电的2纳米（N2）工艺节点的直接结果。尽管具体细节尚未公布，但我们可以期待在I/O能力方面也有类似的提升，包括更多的内存通道和增加的PCIe通道数量。

·EPYC 9006“Venice”采用Zen 6C： 256个核心/512个线程/多达8个CCD

·EPYC 9005“Turin”采用Zen 5C： 192个核心/384个线程/多达12个CCD

·EPYC 9006“Venice”采用Zen 6： 96个核心/192个线程/多达8个CCD

·EPYC 9005“Turin”采用Zen 5： 96个核心/192个线程/多达16个CCD

鉴于英特尔即将推出的Diamond Rapids和Clearwater Forest这两款Xeon处理器，被认为将是英特尔近年来最复杂和最先进的设计之一，因此追求更多核心和更大缓存的原因变得显而易见。同样，AMD预计也将随着Zen 6转向台积电的先进封装选项，可能会采用硅中介层（台积电的CoWoS-S）或硅桥（台积电的InFO_LSI或CoWoS-L）来连接其CCD和IOD。按照每代之间典型的两年周期，预计第一批基于Zen 6的产品将在2026年下半年问世。