英特尔Arrow Lake架构的芯片照片已经在网上出现，展示了英特尔小芯片（tile）设计的全貌。Andreas Schiling在社交媒体上分享了多张Arrow Lake的近距离照片，揭示了Arrow Lake各个小芯片的布局以及计算小芯片内部核心的布局。

第一张照片展示了英特尔桌面级Core Ultra 200S系列CPU的完整芯片，左上角是计算小芯片，底部是I/O小芯片，右侧是SoC小芯片和GPU小芯片。左下角和右上角分别是两个填充小芯片，用于提供结构刚性。

（图片来源：Andreas Schiling）

英特尔的计算小芯片采用了台积电最先进的N3B工艺，总面积为117.241平方毫米。I/O小芯片和SoC小芯片采用了台积电较旧的N6工艺，I/O小芯片的面积为24.475平方毫米，SoC小芯片的面积为86.648平方毫米。所有小芯片都安装在英特尔22纳米 FinFET工艺制造的基础小芯片上。Arrow Lake是英特尔首个完全使用竞争对手工艺制造的架构，基础小芯片除外。

下一张图片展示了Arrow Lake中次要小芯片的所有子组件。I/O小芯片包含 Thunderbolt 4控制器/显示PHY、PCIe Express缓冲区/PHY以及TBT4 PHY。SoC小芯片包含显示引擎、媒体引擎、更多的PCIe PHY、缓冲区以及DDR5内存控制器。GPU小芯片包含4个Xe GPU核心和一个Xe LPG（Arc Alchemist）渲染切片。

（图片来源：Andreas Schiling）

最后一张图片展示了英特尔为Arrow Lake设计的最新核心配置，这与之前的混合架构有所不同。对于Arrow Lake，英特尔选择将E核心夹在P核心之间，而不是将它们全部放在自己的集群中，据称是为了减少热点。8个P核心中的4个位于芯片的边缘，另外4个位于芯片的中部。4个E核心集群（每个集群包含4个核心）被夹在外部和内部P 核心之间。

（图片来源：Andreas Schiling）

Schiling的芯片照片还揭示了Arrow Lake的缓存布局，包括每个P核心3MB的L3缓存（总计 36MB）和每个E核心集群3MB的L2缓存，两个核心之间共享1.5MB。一个互连桥接两个L2缓存集群（及其相关核心），它还负责将每个核心集群连接到环形代理。英特尔在Arrow Lake上的一个重大改进是将E核心集群连接到P核心共享的L3缓存，从而有效地为E核心提供了一个L3缓存。

Arrow Lake是英特尔迄今为止最复杂的架构之一，也是英特尔首次将小芯片设计引入桌面市场的架构。尽管如此，英特尔首次尝试桌面级小芯片设计并未受到好评，原因是连接所有小芯片的互连存在延迟问题。英特尔正试图通过固件更新来解决这一问题，但其当前的实现方式无法与AMD竞争的Ryzen 9000系列CPU（例如9800X3D）相媲美，甚至无法超越其自身上一代的14代处理器在游戏中的表现（例如14900K）。

尽管如此，转向小芯片设计将为英特尔提供更多的优化方式，使其能够以更高效的方式优化未来的架构。每个小芯片可以独立于其他小芯片开发，并使用不同的工艺制造，以提高产量、优化开发并降低生产成本。